① 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭58—137254

⑤Int. Cl.³
H 01 L 29/78

識別記号

庁内整理番号 7377-5F ❸公開 昭和58年(1983)8月15日

発明の数 1 審査請求 未請求

(全 4 頁)

図絶縁ゲート半導体装置

②特 願 昭57-18746

②出 願 昭57(1982)2月10日

⑩発 明 者 芦川和俊

高崎市西横手町111番地株式会 社日立製作所高崎工場内

· ⑫発 明 者 伊藤満夫

高崎市西横手町111番地株式会 社日立製作所高崎工場内

仍発 明 者 飯島哲郎

高崎市西横手町111番地株式会

9 \$01 \$1

発明の名称 絶縁ゲート半導体装置 特許請求の範囲

1. 第1導電型半導体基体をドレインとし、該基体表面の一部に第2導電型領域を形成し、この第2導電型領域を形成し、この第2導電型領域表面の一部に第1導電型領域を設けてソースとし、ソース・ドレイン間の第2導電型領域表面のの電圧印加によって前記第2導電型領域表面のソース・ドレイン電流を製御する電界効果半導体装置において、上記第2導電型領域のチャネル部を設けて、上記第2導電型領域のチャネル部を設けて、上記第2導電型領域のチャネル部を設けて、上記第2導電型領域のチャネル部を設定があることを特徴とする結構ゲート半導体装置。
2. 上記の高速度の第2導電型領域と形成することを特徴とする結構ゲート半導体装置。
4. 物速度が少なくとも1×10¹⁷ a t oms/cdである特許中の範囲第1項に記載の絶差ゲート半導体装置。

発明の詳細な説明

本発明はパワーMOSPET(金属酸化物半導体電界効果トランジスタ)に関し、特に緩形MO

社日立製作所高崎工場内

⑫発 明 者 加藤秀明

高崎市西横手町111番地株式会 社日立製作所高崎工場内

⑫発 明 者 岡部健明

国分寺市東恋ヶ窪一丁目280番 地株式会社日立製作所中央研究 所内。

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

SFETを対象とする。

電力スイッチングに使われる線形MOSFET は、例えば第1図に示すようにN⁺N⁻Si半導体 基体1,2をドレインとし、N⁻Si層 2の表面 の一部にP型ウェル3を形成し、このP型ウェル 3の表面の一部にN⁺型拡散領域4を設けてソー スとし、ソース・ドレイン間のP型ウェル表面に 給機膜5を介してゲート電極6を形成し、このゲート電極への電圧印加によってP型ウェル表面の ソース・ドレイン電流を創御するようになってい

この縦形パワーMO8FETを例えば第2図に示すようにL食荷(トランスフェーマ等)を有するスイッチングレギュレータ段式電源用回路に使用するとき、トランジスタのON電流を増大させる場合に破壊(プレークダウン)に至り、L食肴ラッチング破職強度に関腫がある。スイッチング動作させるMO8FETの動作執跡は第3図に示すごときV_{D.8} - I_D 関曲線によりあらわされるが、上記したL食荷ラッチング破壊のテストを行なう

本発明は上近した点にかんがみ、スイッチング 用縦形MOSFLTを改善しし負荷ラッチング破 強強度を向上することを目的とする。

上記目的を達成するため、本発明の望ましい一 実施例として第4図に示すように、縦形MOSF ETのP型ウェル3のチャネル部を除く一部分に より高濃度の深いP⁺型ウエル7を形成する。こ のP⁺型ウエル7の濃度は少なくともその表面濃度 が1×10¹⁷ atoms/cd 以上とする。

第 5 図(a)~(d)は上記の雑形MOSFETを得る ための製造プロセスを示す。以下にプロセスの各

(4) ゲート部のポリSi № 10の上にSiO。 等の絶縁膜11を形成し、ソース及び P ウェル表面を露出する。

この後ソース及び P^+ 領域表面に コンタクトする A θ 電 Φ 1 2 を形成することにより Φ 4 Θ で示す級形 N \mathcal{F} + ネル M O S F E T E Φ F O

以上実施例で述べた本発明による線形MOSF ETにおいてはチャネル部となる部分以外のPウエルをより高値度にかつなく形成することにより、パイポーラNPNトランジスタのペース・エミッタを短絡しかつペース抵抗を下げることで寄生パイポーラトランジスタとして働かず、プレークダウン電圧BVDssが向上し、したがってL負荷破壊耐圧を向上できる。

 工程を説明する。

(a) N⁺ 型 S i 基板 (比抵抗 ρ = 0.0 1 Ω Φ 以下) 1 の上に N⁻ 型 S i 層 (比抵抗 ρ = 1.7 Ω Φ) 2 を形成したものを用意し酸化膜 8 ルマスクとしてイオン打込みにより B (ポロン)を導入し P 型 ウェル (不純満度 N: 10 Matoms/cd)を形成する。この P ウェルの 表面 価 核は チャネル部 として 使用される。

(b) 新たな酸化膜マスク9により、Bイオン打込み(ドーズ量 8.5×10 11 cm - 1)を行ない、拡散は1200℃にて8時間及び4時間保持し、褒面不純物濃度で1×10 11 a toms / cd 、褒面よりの深さは11.5 μ m の P + 型ウェル7を形成する。
(c) 基体表面の酸化膜9を取り除いてゲート酸化を行なってうすいゲート酸鍵膜5を形成し、ソース上にポリ(多結晶) Si層10を形成し、ソース部のポリSiをエッチ除去後、As(に素))又はP(リン)をデポジット又はイオン打込みにより増入し、拡散することによりソースとなる N + 領域4を得る。

ば充分な $\mathbf{I}_{\mathbf{DL}}$ を得るためには \mathbf{P} ウェル議度が 1×10^{17} a toms \mathbf{Z} / cal以上が必要であることを示している

なお不純物議度の高いP⁺ ウェル7 はチャネル部をさけて設けてあるからMOSFETのしまい電圧V_{TH}特性に影響を与えることはなく、ウェル議度のみを変えることで独立の設計パラメータとなるため効果は納大である。

本発明は前記実施例に限定されない。第7回は本発明をV講形NチャネルMOSFETに適用した場合の例を示す。同図において、ドレインとなるN⁺N⁻ 型基板1、2の表面にチャネル部となるP型層13を形成し、P型層13表面の一部にソースとなるN⁺ 型領域14を形成し、N⁺ 型値域14を形成し、N⁺ 型値域14を形成し、N⁺ 型値域15の個面P層表面に絶縁膜16を形成しこの上にゲート電極17を設けるとともにN⁺ 型領域14とP型層13を短続するソース電極18を設けたものである。この場合、チャネル部以外のP型層13表面よりN⁻ 基板に設

特開始58-137254 (3)

する高い濃度の P^+ 型ウエル 1.9 を形成することにより、縦形 MOSFETの場合と同様の BV_{DS} を高める効果が得られる。


本発明はNチャネルMOSFETに限らずPチャネルMOSFETについても同様に適用できる。 図面の簡単な説明


第1図は縦形MOSFETの原理的構造を示す 断面図、第2包はL負荷を使用する回路の例を示す回路図、第3図はL負荷スイッチング動作時の Ip-Vp8 曲級図である。第4図は本発明による 縦形MOSFETの一実施例を示す断面図、第5 図(a)~(d)は本発明によるMOSFETの製造プロセスの一例を示す工程断面図、第6図はL負荷ラッチング破壊テストにおける破壊電流とウエルの 不純物過度との関係を示す曲級図、第7図は本発明を示す 明をV満MOSFETに適用した一実施例を示す 断面図である。


1 ··· N ⁺ S i 基板、2 ··· N ⁻ 層 (基板)、3 ··· P 型ウエル、4 ··· N ⁺ ソース、5 ··· 絶縁膜、6 ··· ゲート 電無、7 ··· P ⁺ ウエル、8 , 9 ··· 酸化膜マ

スク、10…ポリSi層、11…結繰膜、12… A.B電極、13…P層、14…N+領域、15… V形構、16…絶繰膜、17…ゲート電極、18 …ソース電極、19…P+ 独ウエル。


代理人 弁理士 薄田 利奉







第 7 図





1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-137254

(43)Date of publication of

15.08.1983

application:

(51)Int.CI.

H01L 29/78

(21)Application

57-018746

(71)

HITACHI LTD

number:

(22)Date of filing:

10.02.1982

(72)Inventor:

Applicant:

ASHIKAWA KAZUTOSHI


ITO MITSUO

IIJIMA TETSUO KATO HIDEAKI OKABE TAKEAKI

(54) INSULATED GATE SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To improve disruptive strength in case of latching of L load by forming a deep P+ type well having high concentration by one part except the channel section of the P type well of a vertical MOSFET. CONSTITUTION: The deep P+ type wells 7 having high concentration are formed by one parts except the channel sections of the P type wells 3 of the vertical MOSFET. Surface concentration shall be at least 1×1017atoms/cm3 or more in the concentration of the P + type wells 7. Accordingly, the device does not function as a parasitic bipolar transistor by short-circuiting the base and emitter of a bipolar NPN transistor and lowering base resistance, and breakdown voltage BVDSS is increased, thus improving the dielectric resistance of the L load.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office